I ricercatori del MIT hanno presentato un prototipo di un chip a 36-core di elaborazione che sminuisce le unità dual-core o quad-core presenti nella maggior parte dei computer, tablet e smartphone odierni.
Il chip funziona utilizzando un sistema soprannominato ‘network-on-a-chip’, che permette ai dati di passare tra i core in modo più rapido ed efficiente rispetto ai tipici bus di oggi.
Il team spiega sul blog MIT News, come scorrono tutti i dati su un tipico processore multi-core attraverso un singolo cavo. A comunicare è un singolo core alla volta, ed in base alla crescita del numero di core, si è constatato che si finisce col spendere più tempo di attesa per l’accesso al bus (per trasferire i dati ) di quanto vien speso effettivamente nel processing.
Nel nuovo design ‘network-on-a-chip’, i nuclei sono disposti in un layout a griglia piastrellato e collegati direttamente al core adiacente. Questo significa che i dati possono viaggiare attraverso il chip variando i percorsi ed evitando che i nuclei vengano congestionati. Il processore nel suo complesso può operare in modo più efficiente.
Tuttavia, un problema con il concetto di rete-on-a-chip è che i dati potrebbero arrivare a nuclei attraverso percorsi diversi ergo non sarebbero rintracciabili. Questo è un problema che si presenta, talvolta, quando è necessario accedere ai dati memorizzati nella cache di un altro nucleo prima di restituirlo alla memoria principale.
Il problema è stato superato dotando il chip di una rete che permette ai nuclei di dichiarare che sono alla ricerca di un pacchetto di dati. Tutti i 36-core presentano una propria priorità, in modo da poter simulare l’ordine cronologico delle richieste per l’accesso al bus layouts.Potete leggere altro sulle specifiche della tecnologia sul sito del MIT.
Ne passerà di acqua sotto i ponti prima di poter vedere computer che sfrutteranno questa tecnologia, eppure il team già intende modificare una versione di Linux da eseguire sul loro circuito e vedere quali applicazioni reali potrebbero funzionare su questa architettura CPU. Successivamente, i progetti saranno rilasciati al mondo in open-source code in modo da facilitare la raccolta dati a tutti i produttori di hardware.
